EOSデジタル非対応のSIGMA製レンズを解析してみる(6)

DigiKeyさんでキーデバイスとなるCPLDを購入しました。
Altera社MAX3000AシリーズのCPLD「EPM3064ATC44-10N」(下画像左)です。
お値段的にも回路規模的にも、ちょっとした電子工作に使いやすいデバイスなんですが、カメラレンズの中に入れるには少々大きいです...。

念のため、サイズが小さい「5M80ZE64C5N」(画像右)も購入しておきました。
「5M80ZE64C5N」はAltera社の最新CPLD「MAX V」シリーズに属するデバイスで、「EPM3064ATC44-10N」よりも低価格、高速、多端子になっている優れものなのですが、5Vトレラントではなくなっているので、今回の用途にはチト使いにくいです。

-----------------------------------------------------------------------------------------
以下、(メモを兼ねて)解析した信号の説明です。



信号の始まり部分は、データクロック(DCLK)が送出される前に、DCL(カメラ→レンズ)信号がLowになっています(以下、スタートコンディションと称す)。
信号の始まりを示すだけにしては時間が長いような気がしますので、スリープになっているレンズのマイコンを起こす信号を兼ねているのかもしれません。



8bitずつ伝送するデータの2回目以降はDCLKとDCLがほぼ同時に立ち下がっています。
スタートコンディションと区別するには、若干遅延させたDCLの立下りエッジでDCLKがHighかLowか見分ければ良いわけです。
ただし、EOS5Dmark2ではDCLKとDCLの立下りが完全に同時ではなく、DCLKが若干遅延しているので、検出に使うDCLの遅延時間設定がポイントになりそうです。
今のところ、DCLは2μsくらい遅延させれば良いかなと思っています。
# CPLD(EPM3064ATC44-10N)のゲート遅延時間は10ns(max.)なので、ゲートを直列に配して遅延させるのは無理です(ゲートが大量に必要)。
CPLDの自己誘導発振(CPLD内インバーターの入力と出力を短絡させて発振させる...約50〜100MHzと推測)を8〜10分周して、遅延用のクロックを生成しようと思います。#

銀塩EOSとEOSデジタルの信号相違について

前々回に記した信号相違点は、上図の,鉢の部分です。
そのほかに△良分も相違しています...具体的には銀塩EOSではスタートコンディションになっていますが、EOSデジタルでは前データからの続きのようになっています。
 銑の3箇所を変換する回路を組めば良いのは当然なのですが、,世(あるいは,鉢)でなんとかならないかなと甘いことを考えていたりします(_"_;)。

JUGEMテーマ:写真撮影機材


 
| カテゴリ:写真 | 21:56 | comments(0) | trackbacks(0) | - |


コメント
コメントする








   
この記事のトラックバックURL
トラックバック