EOSデジタル非対応のSIGMA製レンズを解析してみる(7)

とりあえず、回路図書いてみた。

3.3VのレギュレータとCPLDが載ってるだけですけど。

CN1がEFマウントへの信号・電源線です。
EFマウントのDCL、DLC信号をカットして、間にCPLD(U2)を挿入します。
信号名は、DCLのカメラ側をDCLC、レンズ側をDCLLとしました。
同様に、DLCのカメラ側がDLCC、レンズ側がDLCLです。
データクロック(DCLK)はカットしないで引き出すだけなので、DCLKのままです。
それぞれの信号は、オープンドレインなのでR4〜R8でプルアップしています...けど、実際に回路を組むときには省略するつもりです。たぶん省略しても動くと思います。というのも、カメラ内部&レンズ内部でもプルアップされているだろうから。

CN2はCPLDのデータ書き込み用コネクタです。
CN1,CN2は、入手性&小ささの面で、molexの53047シリーズを使うつもりです。

U1は、3.3Vのレギュレータです。
CPLD(U2)が3.3V品なのですが、カメラからの電源が約5Vなので降圧してます。
今回は、MicrochipのTC1055-3.3VCT713を使う予定です。
U1のERROR出力を使わないので、R9は省略できると思います。

U2がキーデバイスであるCPLDです。AlteraのEPM3064ATC44-10Nです。
40pinと42pinを短絡しているのは、この内部にインバータを生成して、自己誘導発振させるつもりだからです。
CPLD周りには、パスコンが4つ(C2〜C5)ありますが、2つほど省略しようと思ってます(爆)。

# 省略...って書いてますけど、レンズ内部に納める為には、基板サイズ的に厳しいんですよ...。#


JUGEMテーマ:写真撮影機材


 
| カテゴリ:写真 | 00:26 | comments(0) | trackbacks(0) | - |


コメント
コメントする








   
この記事のトラックバックURL
トラックバック